The state of the s

WEST

Generate Collection

Search Results - Record(s) 2 through 3 of 3 returned.

2. Document ID: JP 57114281 A

L2: Entry 2 of 3

File: JPAB

Jul 16, 1982

PUB-NO: JP357114281A

DOCUMENT-IDENTIFIER: JP 57114281 A

TITLE: MOS TYPE TRANSISTOR

PUBN-DATE: July 16, 1982

INVENTOR-INFORMATION:

NAME

TAKENAKA, KAZUHIRO

ASSIGNEE - INFORMATION:

NAME

COUNTRY

NISSAN MOTOR CO LTD

N/A

APPL-NO: JP56000606

APPL-DATE: January 6, 1981

INT-CL (IPC): H01L 29/78; H01L 29/62

ABSTRACT:

PURPOSE: To accelerate the operation of an MOS type transistor by forming a gate of two types of metals having different work functions, and forming a depletion type region and an enhancement type region, thereby eliminating a punch through current.

CONSTITUTION: An n+ type source 3, a drain 4 and a gate oxidized film 2 are formed of a p-type Si substrate 5 having an impurity density. An Au electrode 6 is formed by etching or sputtering after deposition or sputter. Before the electrode 6 and a gate electrode 10 made of an aluminum electrode 7 are formed, the surface density is varied, thereby providing a depletion type region 8 having negative threshold voltage and an enhancement type region 9 having positive threshold votlage.

COPYRIGHT: (C) 1982, JPO&Japio

Full Title Citation Front Review Classification Date Reference Claims KMC Draw Desc Clip Img Image

(9) 日本国特許庁 (JP)

10 特許出願公開

⑫公開特許公報(A)

昭57-114281

①Int. Cl.³H 01 L 29/78// H 01 L 29/62

識別記号

庁内整理番号 7377-5F 7638-5F 43公開 昭和57年(1982)7月16日

発明の数 1 審査請求 未請求

(全 4 頁)

劉MOS型トランジスタ

横須賀市迫浜東町3-68浦郷寮

-横浜市神奈川区宝町-2.番地-

②特 顧 昭56-606

切出 願 人 日産自動車株式会社

②出 顧 昭56(1981)1月6日

個代 理 人 弁理士 松原伸之

外2名

@発 明 者 竹中計廣

男 謝 書

1.発明の名称 MUU型トランジスタ

2.年許請求の節囲

トランジスタ基板と、該基板に形成されたソースおよびドレーンと、該ソースと該ドレーン間上の前配当板上に設けられた酸化膜層と、該酸化膜層上に設けられ、互いに相違した仕事関数を有しそれぞれ該酸化膜に接した接触面を有する2種の金属より橡成されたゲートとを有し、

前配トランジスタ基板は、前配ソースおよび前記ドレーン間において1つの前配金属下にデブリーション型領域を有し、他の前記金属下にエンハンスメント製領域を有することを特徴とするMUS 型トランジスタ。

3.発明の詳細な説明

本発明はパンチスルー電流を流れないようにして高速度化したMU8型トランジスタに関する。 な来のMU8型トランジスタとして、例えば、 第1図に示すようなものがあり、アルミニウムよ り成るゲート 1 と、8 i 基板 5 に無拡散法、ある [/] いはイオン注入法によつて形成されたソース 3 お よびドレーン 4 とを有している。

以上の称放において、ゲート1に印加する電圧 によつてソース3からドレーン4に洗れる電流を 部卸することができる。

しかし、従来のMU8割トランジスタによれば高速度化を期でためにソース3およびドレーン4の間降であるゲート長Lを短くすると、短チャンネル効果によつてしきい値電圧が低下し、ゲート長Lをさらに何くしていくとドレーン4年の空乏層がソース3に楽してパンチスルー電流が空乏層中を流れる現象が生じる。

本発明は、上記に振み、パンチスルー管流が洗れないようにして高速度化を期すため、ゲートを 仕事関数が相違する2種の金属によつて様成し、 註2種金織下にデブリーション型領域とエンハン スメント型領域とを形成するようにしたMUS型 トランジスタを提供するものである。

以下本発明によるMUS型トランジスタを詳細

特開昭57-114281(2)

化説明する。

創2回は本発明の創1の実施例を示し、不細物 歳度の低いと型ので、兼板5と、8:兼板5ド鳥 拡散あるいはイオン住入によつて形成された n⁺ のソース3およびドレーン4と、熱酸化によつて 形成されたゲート酸化肥2と、蒸着またはスパツ タリングによつてゲート酸化膜2上に堆積させた 様フォトレジストマスクと王水とを使用してエツ チング又はスパッタエツチングによつてサブ pm~ 数μπのパメーンで形成されたΛμ電板6と、 Au情報もおよびゲート酸化膜2上に蒸棄された : AL関係7(Au関係6とAL電停7は賃気的に 接続され、両者によつてゲート関係10を推成し ている)と、ゲート情報10を形成する前にテヤ ンネル部分にイオン住入して表面機度を変えるこ とにより設けられるしきい信電圧が負となるデブ リーション型領域8およびしきい値貫圧が正とな るエンハンストメント型領域9とを有している。 親3関および第4図は本発明の第2および第3の 実施例を示し、ゲート電板10を構成するA#電

7 に A & を使用すれば良い。また、各実施例において、 A & の代わりに A 9 を使用すると、 A & と A 9 の仕事関数の差が 1.1 ポルトとなり、しきい 値電圧の制御が容易になる。

以上説明した通り、本発明によるMUS型トラ

係6とA 2電番7の形状がそれぞれ相違している (その他の構成は、第2図の構成と同一であるため重復する説明は名略する)。

以上の権政において、A 4 と A & との間に 0.9 ポルトの仕事関数の相違があるため、ゲート電極 1 0 を A * 常極 6 と A 4 電極 7 と K よつて権成す。ること K より領域 8 を デブリーション型に、 低域 9 を エンハンストメント型にすることができる。そのため、 M U 8 型トランジスタの速度の 要因と なる実効ゲート長は、エンハンストメント型領域の長さ L1 となるため、 放トランジスタの動作速度 であ 高速度化することができる。一方、実際のゲート長は、ソース 3 と ドレー 4 の間隔 L2 となる ため (パンチスルー電流が洗れる現象を 4 なるため)、パンチスルー電流が洗れる現象を 抑えることができる。

以上の実施例では、基板5としてP型基板を使用してNチャンネルトランジスタとしたが、N型 基板を使用してPチャンネルトランジスタにする ことができる。その場合、實板6KA 4を、電極

ンジスタドよれば、ゲートを仕事関数が相違する! 2種の金属によつて様成し、鉄 2 株金属下にデブリーション型領域とエンハンスメント型領域とを 形成するようにしたため、短チャンネル効果、更には、パンチスルー電流が生じないようにして高速度化を期すことができる。

4. 図面の無単な説明

第1回は従来のMUS型トランジスタを示す説明図、第2回より第4回は本発明の第1より第3の実施例を示す説明図。第5回は本発明を適用した時計用1C回路を示す説明図。

符号の、説明

1 …ゲート

2 … 酸化厂

3 …ソース

4…ドレーン


B …トランジスタ芸板 6 … A # 電極


7…人之首栋

8…デブリーション型倒壊

9…エンハンストメント製領域

10 ... 4 - 1





茅 5 図

